

Synthèse de fréquence : une nouvelle génération de circuits intégrés

par C. VISSIERE

Il y a longtemps que la synthèse de fréquence a remplacé les batteries de quartz des émetteurs-récepteurs, mais avec l'extension des applications en radiocommunications et en radiotéléphonie une nouvelle génération de circuits intégrés devenait nécessaire. Le NJ 8820 que Plessey Semiconductors vient de commercialiser est un excellent exemple de cette nouvelle génération.

La synthèse de fréquence

A l'intention des lecteurs peu familiers avec la synthèse de fréquence nous allons rapidement en rappeler le principe.

La boucle de phase (fig. 1).

Dans la boucle de phase (PLL ou Phase Locked Loop) on compare un signal local F_L au signal de sortie d'un oscillateur contrôlé par la tension V_C (VCO = Voltage Controlled Oscillator), à l'aide d'un comparateur de phase (voir encadré). Le signal en sortie du comparateur de phase est filtré puis renvoyé sur le VCO de telle manière que F_S tende à se rapprocher de F_L . Lorsque $F_S = F_L$ on dit que la boucle est verrouillée. La tension appliquée sur V_C est fonction de la différence de phase des deux signaux et non de la fréquence. La stabilité de F_S est proche de celle de F_L .

La synthèse de fréquence (fig. 2).

Le principe est le même, mais on intercale entre la sortie du VCO et le comparateur de phase un diviseur par N . On obtient ainsi une fréquence $F_S = N \times F_L$. La boucle de phase travaille

à basse fréquence alors que F_S peut atteindre 1 000 MHz. De plus en faisant varier N on peut faire varier F_S tout en conservant une stabilité proche de celle de l'oscillateur local piloté par quartz.

Pour des raisons qu'il serait trop long d'expliquer ici il est nécessaire pour obtenir une résolution élevée de disposer, non d'un diviseur simple, mais d'un diviseur dit programmable pouvant diviser soit par N , soit par $N + 1$.

La commutation $N/N + 1$ est contrôlée par la logique de la boucle.




Fig. 1

Fig. 2

Les nouvelles exigences

Les radiocommunications et les radiotéléphones sont en pleine expansion. Mais cette évolution se fait vers les équipements portables où deux paramètres deviennent fondamentaux : l'encombrement et la puissance consommée, alors que la multiplication des utilisateurs conduit à des performances très améliorées.

Pour répondre à ces besoins la société britannique Plessey Semiconductors, vient de commercialiser un kit de 2 circuits intégrés compatible avec les microprocesseurs classiques, mais pouvant également être utilisé de façon autonome. Nous allons examiner les principales caractéristiques des divers éléments du montage.

Le VCO :

Les performances attendues du VCO (fréquence = plusieurs centaines de MHz, stabilité, sensibilité, etc.) ne sont pas compatibles avec les technologies d'intégration actuelles. Le VCO est donc réalisé en composants discrets pour répondre à l'application prévue. C'est un élément essentiel de la boucle qui demande une réelle expérience.

Le diviseur programmable :

Devant travailler à des fréquences élevées il est réalisé en technologie bipolaire rapide de type ECL. Mais les entrées de contrôle et la sortie sont compatibles CMOS. Le diviseur programmable est difficilement dissociable du circuit de contrôle avec lequel il forme un tout. Dans le cas du circuit Plessey NJ 8820 les diviseurs disponibles sont indiqués dans le tableau de la figure 3. On voit que le

Fig. 3 : Prédiveurs programmables à faible consommation

Référence	Fréquence max.	N/N+1	I _{cc} max.	Boîtier	REMARQUES
SP8716 SP8718 SP8719	520 MHz	40/41 64/65 80/81	12 mA	DIP 8 broches	Sortie optimisée C MOS à très faible consommation
SP 8792 SP 8793	225 MHz	80/81 40/41	7 mA	DIP 8 broches	Régulateur de tension intégré




Fig. 4 : Schéma interne du NJ 8820




Fig. 5 : Synthétiseur 520 MHz

gain en consommation est considérable et si on se rappelle que les diviseurs programmables précédents exigeaient 110 mA à 520 MHz.

Le circuit de contrôle NJ 8820 (fig. 4) :

Réalisé en technologie ISO CMOS pour minimiser la consommation (5 mA) max tout en conservant une vitesse élevée, le NJ 8820 comporte :

- le comparateur de phase
- l'oscillateur local à quartz
- le diviseur programmable complémentaire

— la logique de contrôle de la boucle. Le comparateur de phase mérite un examen particulier. Il se compose en fait de deux comparateurs distincts : un comparateur fréquence et phase digital (voir encadré) et un comparateur de phase échantillonneur-bloqueur (SAH ou Sample And Hold).

Le comparateur digital présente l'inconvénient de perdre son gain lorsque les deux fréquences à comparer sont très voisines en raison des temps de propagation des bascules. Ceci se tra-

Le comparateur analogique fig. 1




Fig. 1a : Principe

Très utilisé dans les premières générations de circuits intégrés PLL, il se compose d'un amplificateur différentiel et d'un commutateur analogique permettant de connecter la sortie alternativement sur les deux collecteurs. Le signal est donc alternativement inversé et non-inversé. Le signal de sortie est ensuite filtré avant d'être appliqué au VCO.

Le comparateur digital fig. 2

Plus simple à intégrer il présente l'avantage d'être compatible avec les filières MOS et CMOS. La largeur de l'impulsion de sortie est fonction de la différence de phase des deux signaux. Comme le précédent il compare la fréquence et la phase. Malheureusement lorsque les signaux sont très proches on ne peut plus négliger les temps de propagation des bascules et l'impulsion de sortie cesse de représenter le déphasage. Le comparateur a perdu son gain.

Le comparateur « échantillonneur-bloqueur » fig. 3

Le nom anglais est comparateur SAH pour Sample-And-Hold. L'un des signaux initialise une rampe (condensateur chargé par une source de courant), l'autre signal mémorise la valeur de la tension aux bornes du condensateur. On voit que ce montage est un comparateur de phase pur qui ne donne d'information valable que si les deux signaux sont de fréquences très voisines. Par contre il est simple, peu critique, et son gain est ajustable par les composants extérieurs R_B et C_H. Dans le NJ8820 il est associé à un comparateur digital qui « dégrossit » la comparaison. Le comparateur SAH n'entre en jeu que lorsque les fréquences sont voisines. L'association des deux permet de réaliser un comparateur de phase dont la réponse est sensiblement linéaire.

Trois types de comparateurs intégrés





Fig. 1b : Signaux quelconques

Si les deux signaux sont très différents la tension de sortie a une valeur moyenne nulle.

Si les fréquences sont proches la tension de sortie cesse d'être nulle et tend à rapprocher la fréquence du VCO de la fréquence d'entrée. Le circuit se verrouille.

Lorsque les fréquences sont égales (circuit verrouillé) le VCO suit la fréquence d'entrée,



Les signaux sont en quadrature. La valeur moyenne du signal de sortie est nulle.

Fig. 1c : Signaux de même fréquence

le signal d'erreur ne dépend plus que de la différence de phase des deux signaux.




Fig. 2 : Comparateur numérique






Fig. 3 : Comparateur SAH



duit au niveau de la fréquence de sortie du VCO par du bruit et au niveau de la boucle par un temps de verrouillage très long.

Pour remédier à ce problème on associe au comparateur fréquence-phase digital un comparateur de phase pur de type SAH qui ne fonctionne que lorsque les fréquences sont proches. Une sortie est prévue pour alimenter une diode LED qui indique que la boucle est verrouillée. Le bruit est considérablement réduit, et le temps de verrouillage est ramené de quelques centaines de millisecondes à moins de 10 millisecondes.

La logique de contrôle permet deux types de montages :

- utilisation avec microprocesseur pour les équipements de haut de gamme
- utilisation avec une mémoire morte pour les applications simples. Dans ce cas une borne a été prévue pour n'alimenter la mémoire que durant le transfert des informations nécessaires à la programmation du NJ 8820. La consommation du montage est ainsi considérablement réduite, ce qui est important pour les équipements alimentés par batterie.

Exemple de réalisation

La figure 5 montre une réalisation utilisant le NJ 8820 et une mémoire morte. Le choix du canal est fait grâce à des sélecteurs mécaniques. Ni le VCO, ni les sélecteurs ne figurent sur le dessin.

Les caractéristiques principales sont les suivantes :

- fréquence maximale du VCO : 520 MHz
- nombre maximal de canaux : 32
- consommation (hors VCO) :
 - 17 mA max
 - 12 mA typ
- temps de verrouillage pour un décalage de 1 MHz : 10 ms
- atténuation de la bande latérale : 90 dB.

Conclusion

Les améliorations apportées aux circuits intégrés de synthèse de fréquence permettront à la nouvelle génération d'équipements de répondre aux exigences du marché, aussi bien sur le plan économique que sur le plan des performances. Le lecteur intéressé trouvera les explications détaillées qui sortent du cadre de cet article dans les documentations Plessey.